韩研制用于存内计算的小型低功耗神经形态模块

查找参加最新学术会议,发表EI、SCI论文,上学术会议云
2025年第四届算法、数据挖掘与信息技术国际会议(ADMIT 2025)
2025年第八届机器学习和自然语言处理国际会议(MLNLP 2025)
2025年第八届数据科学和信息技术国际会议(DSIT 2025)
2025年数据科学与智能系统国际会议(DSIS 2025)
2025年第四届先进的电子、电气和绿色能源国际会议 (AEEGE 2025)
2025年第二届亚太计算技术、通信和网络会议(CTCNet 2025)
艾思科蓝 | 学术会议 | 学术期刊 | 论文辅导 | 论文编译 | 发表支持 | 论文查重

韩研制用于存内计算的小型低功耗神经形态模块

文章导读
你是否想过,让AI芯片功耗降低百倍的同时,还能提升集成度?韩国研究团队最新研发出一种基于闪存门控晶闸管(FGT)的神经形态模块,首次将量化、激活与池化功能集于一身,仅用45纳米工艺便在CIFAR-10图像识别任务中实现近90%的准确率。更惊人的是,其面积仅为传统芯片的1/10,能耗直降两个数量级。这项发表于《科学进展》的成果,或将彻底改写存内计算的未来格局,为AI硬件突破冯·诺依曼瓶颈提供全新路径。
— 内容由好学术AI分析文章内容生成,仅供参考。

718日,韩国首尔大学和庆北大学的研究团队研制出一种集成互补金属氧化物半导体(CMOS)的闪存门控晶闸管神经形态模块(FGTNM),集模数量化、非线性激活和最大池化功能于一体,为存内计算(IMC)实用化开辟了新思路。相关研究成果718日发表在《科学进展》(Science Advances)期刊上。

IMC架构是克服传统冯·诺依曼架构性能瓶颈的重要技术路线。然而,现有IMC硬件主要基于非易失性存储器阵列构成,存在功耗较高和集成度不足的问题。对此,研究团队利用晶闸管的超陡峭开关特性和阈值电压可编程性,集成闪存门控晶闸管(FGT)、CMOS外围电路和反相器构成FGTNM,并结合电荷陷阱闪存(CTF)阵列执行向量矩阵乘法运算,最终研制出一种新型IMC芯片。采用45纳米工艺制造出该芯片并进行系统级仿真显示,采用4位精度的FGTNM模块在CIFAR-10数据集上训练VGG-9网络实现了89.97%的分类准确率,且较传统CMOS模数转换芯片面积缩至1/10,能耗降低两个数量级。该研究创新性地将CTFFGTCMOS集成为IMC芯片来执行神经形态计算,展现出神经形态器件与成熟CMOS工艺的兼容潜力,推动了IMC实用化。

© 版权声明
2025年第四届算法、数据挖掘与信息技术国际会议(ADMIT 2025)
2025年第八届机器学习和自然语言处理国际会议(MLNLP 2025)
2025年第八届数据科学和信息技术国际会议(DSIT 2025)
2025年数据科学与智能系统国际会议(DSIS 2025)
第二届大数据分析与人工智能应用学术会议(BDAIA2025)
2025年第四届先进的电子、电气和绿色能源国际会议 (AEEGE 2025)
2025年第二届亚太计算技术、通信和网络会议(CTCNet 2025)
艾思科蓝 | 学术会议 | 学术期刊 | 论文辅导 | 论文编译 | 发表支持 | 论文查重

相关文章

查找最新学术会议,发表EI、SCI论文,上学术会议云
艾思科蓝 | 学术会议 | 学术期刊 | 论文辅导 | 论文编译 | 发表支持 | 论文查重

暂无评论

none
暂无评论...