器件智能紧凑建模研究取得进展

科研动态2天前更新 1eba497d3181f6b9

125 3 0

器件智能紧凑建模研究取得进展

文章导读

面对新型晶体管层出不穷，你的电路仿真模型还在用十年前那套手工推导的公式吗？当AI模型精度看似很高，却因“黑箱”特性无法融入标准EDA流程时，你是否也陷入了效率与可信度无法兼得的困境？最新研究揭示，一种融合物理先验的智能建模框架，正试图打破这一僵局——它不仅能像神经网络一样精准学习器件特性，更关键的一步，是能将其“蒸馏”成可解释、可部署的标准化模型。这背后隐藏着一个决定未来芯片设计效率的残酷取舍：追求绝对的数据拟合精度，还是确保模型能无缝嵌入现有工具链？

— 内容由好学术AI分析文章内容生成，仅供参考。

紧凑模型作为连接器件物理与电路设计的桥梁，关系到新型器件进入电路设计流程、支撑系统优化与应用探索的效率。随着新材料、新结构器件、后道集成和单片三维集成技术的发展，传统物理紧凑模型在模型构建、参数提取和跨结构迁移等方面遭遇瓶颈。人工智能赋能器件建模，但纯数据驱动模型存在物理一致性不足、解析表达不明确、难以部署至Verilog-A/SPICE等标准电子设计自动化（EDA）流程等问题。研发兼具精度、可解释性和可部署性的智能紧凑建模方法，已成为AI for EDA领域的重要研究方向。

近日，中国科学院微电子研究所等提出物理先验引导的智能紧凑建模框架，构建“神经网络学习—符号化模型蒸馏—Verilog-A/SPICE电路部署”的完整技术路线。该方法利用EKAN网络学习新型晶体管在多维偏压、结构参数和温度条件下的器件特性，并将神经网络模型提炼为具有明确解析表达形式的符号化紧凑模型，实现高精度数据学习与可解释模型表达的结合。

相关工作在氧化物晶体管及其DRAM/SRAM电路仿真中完成验证，表明该方法可支持新型器件建模、器件—电路协同优化以及快速技术路径探索。这一成果为人工智能方法在紧凑模型自动构建、物理先验建模和EDA流程部署中的应用提供了新思路。

相关研究论文入选2026年芯片设计自动化领域顶级会议The Chips to Systems Conference（DAC）。