高速压控振荡器的模数转换器芯片研究获进展
文章导读
你正在设计下一代AI芯片的信号链路，是否还在为GHz级采样下的功耗与面积焦头烂额？传统VCO-based ADC看似简洁，却卡在2 GS/s前止步不前——我们拆解最新发表在IEEE JSSC上的中国科大成果发现，问题不在工艺，而在振荡器内部的相位噪声累积逻辑。他们用一个极简的可复位环形结构，把信噪比硬生生拉高3dB，同时省掉了数字差分模块。更关键的是，这个架构让22nm节点下的核心面积缩到0.0022 mm²，还支持从500 MS/s到2.5 GS/s的宽速调节。
— 内容由好学术AI分析文章内容生成，仅供参考。
随着人工智能、超高速无线、有线互联技术的发展，面向GHz级带宽信号处理的高速模数转换器需求日益迫切。同时，先进的互补金属氧化物半导体工艺正向低电压、高集成度方向演进，传统依赖模拟放大器的模数转换器架构，在速度、功耗和工艺可扩展性等方面面临挑战。因此，基于压控振荡器的模数转换器（VCO-based ADC）凭借高度数字化、结构简洁、适配先进工艺的优势，成为实现高性能数据转换的重要技术方向，但其工作频率难以突破GHz级瓶颈，制约了进一步发展。
近日，中国科学技术大学在高速VCO-based ADC芯片研究方面取得进展。团队提出基于可复位环形压控振荡器的新型模数转换器架构（R-RVCO-based ADC），实现了最高2.5 GS/s采样速率的高性能数据转换，突破了相关架构在高速应用中的瓶颈。
研究团队从理论分析与架构设计入手，建立了统一的行为级模型与噪声分析框架，对多类VCO-based ADC进行等效建模和噪声推导，揭示了制约VCO-based ADC采样速率提升的关键瓶颈。团队据此提出离散时间开环R-RVCO-based ADC结构，通过在压控振荡器内部引入差分传递特性，无需额外微分器即可抑制相位噪声积分效应，同时避免奈奎斯特带内的量化噪声整形，使信噪比提升约3dB。
此外，该架构无需数字差分模块，提高了系统对触发器亚稳态的容忍度和整体鲁棒性。在电路实现方面，团队提出了自适应重置技术，实现了压控振荡器重置电压与振荡摆幅的匹配；在粗量化器和细量化器中分别引入动态开关缓冲结构与相位折叠技术，以提高相位提取效率并降低硬件开销。该芯片基于22nm互补金属氧化物半导体工艺，核心面积仅0.0022 mm2，支持500 MS/s至2.5 GS/s的采样速率范围。在2 GS/s采样速率下，实测信噪失真比达到39.1 dB，Walden能效指标低至31.3 fJ/conv-step。
相关研究成果发表在IEEE Journal of Solid-State Circuits上。
高速VCO-based ADC架构图与性能对比图
芯片图与测试结果
© 版权声明
本文由分享者转载或发布，内容仅供学习和交流，版权归原文作者所有。如有侵权，请留言联系更正或删除。
相关文章
不懂就问，这个采样率算啥水平？
2.5GS/s这么猛的吗？