上海交大王国兴教授课题组在宽带高精度模数转换器芯片设计领域取得重要进展

近日，集成电路学院（信息与电子工程学院）王国兴教授课题组在面向无线通信应用的宽带高精度模数转换器芯片领域取得了显著进展，相关研究成果以“A 6.4-GS/s, 200-MHz BW 77.3-dB DR 71.5-dB SNDR 2× TI Extrapolated CT DSM Employing Broadband Hybrid-Inputs Adder and Nonlinearity-Suppression DAC Encoder”为题发表在国际顶级集成电路期刊IEEE Journal of Solid-State Circuits（JSSC）上。论文第一作者为集成电路学院（信息与电子工程学院）博士生刘悦凯，通讯作者为祁亮副教授，王国兴教授为论文的共同作者。

研究背景

宽带高精度模数转换器是移动应用通信和物联网硬件中的核心电路模块。其中，连续时间ΔΣ调制器（CT-DSM）因其阻性输入阻抗和抗混叠滤波特性，在无线收发机领域得到了广泛应用。然而，受限于自身的过采样特性，CT-DSM芯片在大带宽应用背景下需要工作在超高速采样时钟下，这极大地增加了芯片设计的难度，并限制了系统的能效。

研究内容

2× TI CT DSM模拟外插预测架构系统框图

电容电阻并联型源极退化跨导输入前端电路图及带宽提升效果图

使用反向编码的外环三态IDAC电路示意图及性能提升效果图

针对宽带CT-DSM存在的过采样率受限问题，研究团队将时钟交织技术（TI）应用到宽带CT-DSM架构中，并基于模拟外插预测架构，采用了积分器级联前馈式环路滤波器，在噪声传递函数中实现了零点优化。在电路设计方面，研究团队针对多路输入的加法器电路模块，提出了混合型输入前端的电流型加法器，并创新性地设计了电容电阻并联型源极退化跨导（Gm）输入前端，显著提高了跨导输入路径的带宽。此外，针对外环DAC失配问题，研究团队提出了针对三态IDAC的反向编码方式，大幅降低了对外环DAC失配的敏感度。

研究成果

2× TI CT DSM芯片显微照片和版图布局图

单音信号激励下芯片输出频谱图

动态范围测试结果图

先进模数转换器性能对比图

该原型芯片采用28nm CMOS工艺制造，核心面积为0.13mm²，实现了71.5dB的SNDR和77.3dB的动态范围（DR）。在目前已报道的带宽不低于100MHz的先进宽带模数转换器芯片中，其动态范围指标达到了国际领先水平。该研究成果为宽带高精度ΔΣ型模数转换器芯片的系统架构设计提供了新的解决方案。

作者及团队介绍

祁亮，长聘教轨副教授、博士生导师，研究领域为模拟与混合信号集成电路设计。入选第八届中国科协青年托举计划（2022，科协资助），上海市浦江人才计划（2021）。相关研究成果在国际会议和期刊上发表40余篇学术论文，包括ISSCC/VLSI/JSSC/Trans. CAS-I等。主持国家重点研发计划“战略性科技创新合作”重点专项，国家自然科学面上及青年基金，华为海思联合研发，上海市国际科技合作等项目。目前担任IEEE Trans. CAS-I和 Trans. CAS-II期刊编委，IEEE ESSERC等会议技术委员会成员。

王国兴，特聘教授、国家级高层次人才。主要从事超低功耗的数模混合集成电路设计及生物医疗电子研究。主持国家、省部级、企业创新研究项目多项，包括国家重点研发计划课题、国家自然科学基金等。曾担任IEEE 电路与系统学会（CASS）副主席、IEEE Trans. BioCAS期刊总主编。

课题组生物电路与系统实验室（BiCASL）以系统级芯片设计、模拟与射频芯片设计为核心方向，重点聚焦高精度模拟前端芯片、高性能模数转换器芯片、极低功耗芯片及生物医疗电子（如脑机接口、可穿戴医疗设备）等关键领域。

论文资助信息

该研究受到国家重点研发计划“战略性科技创新合作”重点专项、国家自然科学基金以及上海市科委“科技创新行动计划”项目联合资助。

期刊信息

IEEE固态电路期刊（JSSC）是国际集成电路领域的旗舰期刊，始终致力于发布集成电路设计的最新进展和里程碑式成果，代表着业内的顶尖技术水平。

论文链接：https://ieeexplore.ieee.org/abstract/document/11165148

作者： 集成电路学院（信息与电子工程学院） 供稿单位： 集成电路学院（信息与电子工程学院）