北京航空航天大学Nature Electronics报道集成电路科学与工程学院自旋计算芯片最新进展

科研动态1周前更新北京航空航天大学

153 2 0

文章导读

面对人工智能与芯片设计领域日益严峻的NP难组合优化挑战，传统算力架构在速度与能效上已显捉襟见肘。北京航空航天大学赵巍胜教授团队另辟蹊径，利用电压调控磁各向异性效应，基于40纳米CMOS工艺成功研制出96kb自旋计算芯片。该器件单次更新能耗低于40 fJ，系统能效高达1.92×10⁵ solutions/s/W，较现有最先进方案提升60至18000倍，并已在工业级EDA布线任务中完成实测验证。当物理演化的求解潜力真正转化为可部署的超快低功耗算力时，这一新型伊辛机能否成为破解未来复杂计算难题的关键钥匙？

— 内容由好学术AI分析文章内容生成，仅供参考。

（通讯员邓修齐）近日，集成电路科学与工程学院赵巍胜教授团队在自旋芯片领域取得重要进展：基于40纳米CMOS工艺实现96kb电压调控磁各向异性磁随机存储器（VC-MRAM），构建出亚纳秒概率翻转的超快低功耗伊辛机，面向工业级EDA组合优化任务完成芯片实测验证。器件单次自旋更新能耗低于40 fJ，系统能效达到1.92×10⁵ solutions/s/W，较现有最先进伊辛机提升60至18000倍。相关成果以“An Ising machine for combinatorial optimization based on sub-nanosecond CMOS-integrated magnetoresistive random-access memory”为题，在线发表于国际知名学术期刊《自然·电子学》（Nature Electronics），该成果为团队发表的第五篇Nature Electronics论文。

北京航空航天大学Nature Electronics报道集成电路科学与工程学院自旋计算芯片最新进展

图1 压控自旋伊辛芯片系统概述

研究背景：NP难问题的求解挑战

NP难的组合优化问题遍布人工智能、材料科学、金融、交通、通信与集成电路设计领域，大量真实问题都可以归结为“在指数级候选方案中找到最优解”。随着问题规模不断扩大，以及智能系统对实时预测和自主决策的需求增长，传统冯·诺依曼架构面临计算速度与算力规模的多重挑战。

作为近年来的研究热点，伊辛机（Ising machine）提供了一条物理启发式的算力路线：把优化问题映射为自旋系统的能量函数，让系统通过自旋动力学自发演化到能量最低的基态，以寻找全局最优解。伊辛机有望成为现有算力系统的专用协处理器，辅助数据中心、边端侧智能平台或太空计算场景等进行高性能计算。当前，量子处理器、光子伊辛机、传统CMOS等技术路线正在加速发展，然而，将物理演化的求解潜力转化为可部署的计算能力，仍需同时解决求解质量、运行速度、系统能效与规模扩展等关键问题。

核心突破：让磁隧道结实现亚纳秒概率比特

磁隧道结（MTJ）的磁矩翻转天然带有随机性，正是实现伊辛自旋的理想载体。但此前基于超顺磁隧道结（SMTJ）、自旋轨道力矩磁隧道结（SOT-MTJ）的方案多为电流驱动，写入较慢、功耗较高，且多以分立器件验证，难以发挥芯片级集成的潜力。

研究团队另辟蹊径，利用压控磁各向异性（VCMA）效应：电压直接调制磁各向异性势垒，仅需0.3至1纳秒即可完成一次自旋更新，单次自旋更新的能耗低于40 fJ；通过精细控制片上写入脉宽，单脉冲翻转概率可在0到100%范围内连续调节，原位实现伊辛自旋的概率更新。

北京航空航天大学Nature Electronics报道集成电路科学与工程学院自旋计算芯片最新进展

图2 利用具有可调翻转概率的VCMA-MTJ实现伊辛自旋

片上集成：可支持96000个节点的伊辛计算网络

在器件突破的基础上，研究团队联合凌存科技公司采用40纳米CMOS工艺研制96kb VC-MRAM芯片，片上磁隧道结直径约70纳米，并设计、集成了脉宽调节精度达十皮秒量级的片内脉冲发生器，实现伊辛自旋的片上更新，突破读写带宽瓶颈。配合FPGA构建的可编程系统，实现从问题映射、自旋更新到基态求解的全流程闭环计算。

性能评测显示系统能效达1.92×10⁵ solutions/s/W，与GPU、量子处理器及基于光子器件、相变纳米振荡器和忆阻器等的相关计算方案相比，系统能效提高了60至18000倍。

北京航空航天大学Nature Electronics报道集成电路科学与工程学院自旋计算芯片最新进展

图3 利用96 kb VC-MRAM 芯片实现自旋伊辛机

应用验证：面向EDA布线问题完成实时计算

团队将自旋伊辛机应用于集成电路设计中两个典型的NP难组合优化问题——全局布线与层分配，将线长最小化目标及布线连通等约束映射为伊辛模型，并在芯片系统上完成实时高能效求解。实验显示，系统哈密顿量快速收敛至基态，输出高质量布线方案，展示了自旋伊辛芯片走向工业级EDA应用的潜力。

该工作不仅提出了伊辛机的一种新型物理实现方式，为突破伊辛机实用化面临的速度与能效瓶颈提供了新思路，也为新型算力芯片的发展提供了一条以概率化智能范式为核心的技术路径。

北京航空航天大学Nature Electronics报道集成电路科学与工程学院自旋计算芯片最新进展

图4 全局布线与层分配的伊辛建模

作者与单位

北京航空航天大学为第一完成单位。论文由北航集成电路科学与工程学院、自旋芯片与技术全国重点实验室、杭州北航国际创新研究院、青岛特色芯片与智能仪器山东省实验室、苏州凌存科技有限公司等单位合作完成。集成电路科学与工程学院李赛副教授、博士生张艺豪为论文共同第一作者，赵巍胜教授为通讯作者；集成电路科学与工程学院曾琅教授、王鹏教授，凌存科技公司 Albert Lee 博士、吴迪博士，以及量巡科技公司朱政博士等共同参与研究工作。该工作得到国家自然科学基金、北京市自然科学基金启研计划、北京市高创计划青年人才托举工程、科学探索奖、卓越青年学者、中央高校基本科研业务费等项目及人才计划的支持。

赵巍胜教授团队长期深耕超高速、超低功耗自旋器件与芯片研究领域，于Nature Electronics、Nature Communications、Science Advances、PNAS、IEDM等国际顶级期刊及会议上持续产出高影响力成果，在自旋芯片领域形成了从基础研究到应用验证的完整创新链。

论文链接：https://www.nature.com/articles/s41928-026-01700-6

（审核：高静）

编辑：贾爱平